JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南

下载 PDF
ID 683357
日期 11/22/2021
Public
文档目录
文档目录 x
1. 关于JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南 2. JESD204C Intel® FPGA IP设计实例快速入门指南 3. JESD204C设计实例的详细描述 4. JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南存档 5. JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南修订历史
2. JESD204C Intel® FPGA IP设计实例快速入门指南 x
2.1. 设计实例结构图 2.2. 硬件和软件要求 2.3. 生成设计 2.4. 编译和仿真设计 2.5. 编译和测试设计
2.3. 生成设计 x
2.3.1. 设计实例参数 2.3.2. 目录结构
3. JESD204C设计实例的详细描述 x
3.1. 系统组件 3.2. JESD204C设计实例时钟和复位 3.3. JESD204C设计实例信号 3.4. JESD204C设计实例控制寄存器 3.5. 系统控制台设计实例的硬件测试
3.1. 系统组件 x
3.1.1. JTAG到 Avalon® 主桥接 3.1.2. 并行I/O（PIO）内核 3.1.3. SPI主模块 3.1.4. SYSREF生成器 3.1.5. 模式生成器和检查器
3.5. 系统控制台设计实例的硬件测试 x
3.5.1. 电路板连接
1. 关于JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南
2. JESD204C Intel® FPGA IP设计实例快速入门指南
3. JESD204C设计实例的详细描述
4. JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南存档
5. JESD204C Intel® Stratix® 10 FPGA IP设计实例用户指南修订历史

3.4. JESD204C设计实例控制寄存器

JESD204C设计实例ED Control块中的寄存器使用字节寻址（32位）。
表 17.  设计实例地址映射这些32-bit ED Control块寄存器位于mgmt_clk域。
组件 地址
ED Control 0x0102_0400 – 0x0102_04FF
MM Bridge 0x0000_0000 – 0x007F_FFFF
PIO Control 0x0102_0020 – 0x0102_002F
PIO Status 0x0102_0040 – 0x0102_004F
Reset Sequencer 0 0x0102_0100 – 0x0102_01FF
Reset Sequencer 1 0x0102_0200 – 0x0102_02FF
SPI Control 0x0102_0000 – 0x0102_001F
JESD204C IP transceiver PHY Reconfig 0x0200_0000 – 0x020F_FFFF (2-lane收发器PHY)
0x0200_0000 – 0x021F_FFFF (4-lane收发器PHY)
JESD204C TX IP (Link 0) 0x000C_0000 – 0x000C_03FF
JESD204C RX IP (Link 0) 0x000D_0000 – 0x000D_03FF
表 18.  寄存器访问类型和定义此表介绍了 Intel® FPGA IP的寄存器访问类型。
访问类型 定义
RO/V 软件只读(不影响写入)。该值可能会有所不同。
RW
  • 软件读取并返回当前位值。
  • 软件写入并将位设置到需要的值。
RW1C
  • 软件读取并返回当前位值。
  • 软件写入0并且没有影响。
  • 如果硬件已将该位设置为1，则软件写入1并将此位清零。
  • 硬件将该位设置为1。
  • 软件清零的优先级高于硬件设置。
表 19.  ED控制块控制和状态寄存器
字节偏移 寄存器 名称 访问权限 复位 描述
0x00 rst_ctl rst_assert RW 0x0 复位控制。

[0]: 通过向该位写入1，在mgmt_rst_in_n处置位软件全局复位。向该位写入0，解除置位全局复位。

[31:1]: 保留。
0x04 rst_sts0 rst_status RO/V 0x0

复位状态。

[0]: Core PLL锁定状态。

[31:1]: 保留。
0x08 rst_sts1 RO/V 0x0

复位状态。

[15:0]: TX lane 0到lane 15的tx_pma_ready状态。TX lane 0的LSB。

[31:16]: RX lane 0到lane 15的rx_pma_ready状态。RX lane 0的Bit 16。

0x0c rst_sts2 RO/V 0x0

保留。
0x10 rst_sts_detected0 rst_sts_set RW1C 0x0

内部或外部SYSREF生成器的SYSREF边沿检测状态。

[0]: 值1表示检测到SYSREF上升沿用于子类1操作。软件可以写入1清零该位以启动新的SYSREF边沿检测。

[31:1]: 保留。
0x14 rst_sts_detected1 RW1C 0x0 保留。
0x40 sysref_ctl sysref_control RW

双工数据路径

  • One-shot（一次性脉冲）: 0x00080
  • Periodic（周期性）: 0x00081
  • Gapped-periodic（间隙周期性）: 0x00082

TX或RX数据路径

  • One-shot: 0x00000
  • Periodic: 0x00001
  • Gapped-periodic: 0x00002

SYSREF控制。

请参阅表 11了解有关该寄存器用法的更多信息。
注： 复位值取决于SYSREF类型和JESD204C IP数据路径参数设置。
0x44 sysref_sts sysref_status RO/V 0x0

SYSREF状态。该寄存器包含内部SYSREF生成器的最新SYSREF周期和占空比设置。

请参阅表 10获得SYSREF周期和占空比的合法值。

[7:0]: SYSREF周期。

  • 该值为0xFF时，SYSREF周期= 255。
  • 该值为0x00时，SYSREF周期= 256。

[15:8]: SYSREF占空比。

[31:16]: 保留。
0x80 tst_ctl tst_control RW 0x0

测试控制。使用该寄存器使能模式生成器和检查器的不同测试模式。

[1:0]= 保留字段。

[2] = ramp_test_ctl

  • 1’b0 =使能PRBS模式生成器和检查器
  • 1’b1 =使能斜坡模式生成器和检查器

[31:3]：保留。
0x84 tst_sts0 tst_status RW1C 0x0

保留。
0x88 tst_sts1 RW1C 0x0

保留。
0x8c tst_err0 tst_error RW1C 0x0

Link 0的错误标记。当该位为1’b1时，指示有错误发生。您应该先解决该错误，然后再将1’b1写入相应位来清除错误标记。

[0] = 模型检查器错误

[1] = tx_link_error

[2] = rx_link_error

[3] = 命令模式检查器错误

[31:4]: 保留。
0x90 tst_err1 RW1C 0x0

保留。
二级标题