Intel® Arria® 10器件概述

下载 PDF
ID 683332
日期 5/08/2017
Public
文档目录
文档目录 x
Arria® 10器件概述
Arria® 10器件概述 x
Arria® 10器件的主要优势 Arria® 10特性汇总 Arria® 10器件系列和封装 Arria® 10器件的I/O纵向移植 自适应逻辑模块 精度可调DSP模块 嵌入式存储器模块 时钟网络和PLL时钟源 FPGA通用I/O 外部存储器接口 PCIe Gen1，Gen2和Gen3 Hard IP 用于Interlaken和10 Gbps以太网的增强型PCS Hard IP 低功耗串行收发器 具有硬核处理器系统的SoC 动态和部分重配置 增强配置和通过协议配置(Configuration via Protocol) SEU错误检测和校正 功耗管理 增量式编译 文档修订历史
Arria® 10器件系列和封装 x
Arria® 10 GX Arria® 10 GT Arria® 10 SX
Arria® 10 GX x
可用选项 最大资源 封装规划
Arria® 10 GT x
可用选项 最大资源 封装规划
Arria® 10 SX x
可用选项 最大资源 封装规划
嵌入式存储器模块 x
嵌入式存储器类型 Arria® 10器件中的嵌入式存储器性能 单端口模式的嵌入式存储器配置
时钟网络和PLL时钟源 x
时钟网络 小数综合和I/O PLL
小数综合和I/O PLL x
小数综合PLL I/O PLL
外部存储器接口 x
Arria® 10 器件支持的存储器标准
用于Interlaken和10 Gbps以太网的增强型PCS Hard IP x
Interlaken支持 10 Gbps Ethernet支持
低功耗串行收发器 x
收发器通道 PMA特性 PCS特性
PCS特性 x
PCS协议支持
具有硬核处理器系统的SoC x
20-nm HPS的主要优势 HPS的特性 FPGA配置和HPS引导 硬件和软件开发
HPS的特性 x
系统外设和调试访问端口 HPS–FPGA AXI桥接 HPS SDRAM控制器子系统
动态和部分重配置 x
动态重配置 部分重配置
Arria® 10器件概述

I/O PLL

整数模式I/O PLL位于包含48个I/O的每个bank中。可使用I/O PLL来简化外部存储器和高速LVDS接口的设计。

在每个I/O bank中，I/O PLL都与硬核存储控制器和LVDS SERDES相邻。由于这些PLL与需要使用的I/O紧密耦合，使得时序收敛更为容易。

可将I/O PLL用于内核中的通用应用，例如：时钟网络延迟补偿或零延迟缓冲。

Arria® 10器件支持PLL-to-PLL级联。

二级标题