Mailbox Client Intel® FPGA IP用户指南

下载 PDF
ID 683290
日期 12/04/2023
Public
文档目录
文档目录 x
1. Mailbox Client Intel FPGA IP用户指南 2. 附录：CONFIG_STATUS和RSU_STATUS错误码描述
1. Mailbox Client Intel FPGA IP用户指南 x
1.1. 器件系列支持 1.2. 参数 1.3. Mailbox Client Intel® FPGA IP核接口信号 1.4. Mailbox Client Intel FPGA IP Avalon® 存储器映射接口 1.5. 命令和响应 1.6. 指定命令和响应FIFO深度 1.7. 启用加密服务 1.8. 使用Mailbox Client Intel FPGA IP 1.9. Mailbox Client Intel FPGA IP核用例示范 1.10. Nios® II和 Nios® V处理器HAL驱动程序 1.11. Mailbox Client Intel FPGA IP用户指南存档 1.12. Mailbox Client Intel® FPGA IP用户指南的文档修订历史
1.3. Mailbox Client Intel® FPGA IP核接口信号 x
1.3.1. 时钟和复位接口 1.3.2. Avalon® 存储器映射接口 1.3.3. AXI Manager接口
1.4. Mailbox Client Intel FPGA IP Avalon® 存储器映射接口 x
1.4.1. 中断使能寄存器 1.4.2. 中断状态寄存器 1.4.3. 定时器寄存器
1.5. 命令和响应 x
1.5.1. 操作命令 1.5.2. 错误代码响应 1.5.3. 错误码恢复
1.10. Nios® II和 Nios® V处理器HAL驱动程序 x
1.10.1. Mailbox Client HAL API 1.10.2. LibRSU HAL API
1.10.1. Mailbox Client HAL API x
1.10.1.1. Mailbox Client Driver API
1.10.2. LibRSU HAL API x
1.10.2.1. 配置参数 1.10.2.2. 错误代码 1.10.2.3. 无有效SPT或CPB的情况下使用LibRSU HAL API 1.10.2.4. 数据类型(Data Type) 1.10.2.5. 函数 1.10.2.6. RSU Client API
1. Mailbox Client Intel FPGA IP用户指南
2. 附录：CONFIG_STATUS和RSU_STATUS错误码描述

1.4. Mailbox Client Intel FPGA IP Avalon® 存储器映射接口

表 5.   Avalon® Memory-Mapped Interface
偏移量（字） R/W 31 30:2 1 0
基地址+ 0 W Command
基地址+ 1 W Command last word (eop)
基地址+ 2 R Command FIFO empty space
基地址+ 3 N/A 保留
基地址+ 4 N/A 保留
基地址+ 5 R Response data
基地址+ 6 R Response FIFO fill level EOP SOP
基地址+ 7 R/W Interrupt enable register (IER)
基地址+ 8 R Interrupt status register (ISR)
基地址+ 9 R/W Timer 1 enable Timer 1 period
基地址+ 10 R/W Timer 2 enable Timer 2 period

本章节内容
中断使能寄存器
中断状态寄存器
定时器寄存器

二级标题