单事件干扰 （SEU）
单事件干扰是由辐射在半导体器件的锁存状态下或存储单元中产生的多余效应。
单事件干扰 （SEU） 支持部门为 Agilex™ 7、Agilex™ 5、Stratix® 10、Arria® 10、Cyclone® 10、MAX® 10、Stratix® V、Arria® V、Cyclone® V、Stratix® IV、Cyclone® IV 和 Arria® II 设备提供资源。
获取对 Agilex™ 7 系统架构 和 Agilex™ 5 系统架构资源和文档呈现的标准开发流程的分步指导式旅程。
对于其他设备，请搜索 设备和产品支持集合。
介绍
单事件干扰 （SEU） 由存储元件（如配置内存单元、用户内存和寄存器）的电离辐射造成。在地面应用中，相关的主要电离辐射源为材料中的放射性杂质释放的 alpha 粒子，以及宇宙射线与地球大气和热中子相互作用导致的高能中子。多数情况下，热中子是热化的高能中子，但也可以在人造设备中生成。过去 20 年的研究表明，高纯度的封装材料可将 alpha 粒子辐射产生的 SEU 效应降至最低。目前，不可避免的大气中子仍然是 SEU 效应的主要原因。软错误是随机的，发生几率与能级、通量和单元敏感性相关。
Altera一直在研究SEU对其设备的影响，并在通过SEU优化的物理布局和工艺技术来降低软错误率以及软错误缓解技术方面积累了丰富的经验。Altera推出了业界首个自动循环冗余检查 （CRC），并去除了其他错误校验解决方案常见的额外逻辑和复杂性要求。设备家族均使用 Los Alamos 武器中子研究 （WNR） 等设施，使用 JEDEC JESD-89 规范规定的标准测试程序进行了 SEU 行为和性能的测试。
Los Alamos中子科学中心（LANSCE）对FPGAs的SEU测试揭示了以下结果：
- 除 Stratix 10 以外，所有产品的硬核 CRC 电路和 I/O 寄存器中没有发现任何 SEU 错误。
- 即使是非常大的高密度 FPGA，平均功能中断间隔时间 (MTBFI) 也有数百年之久。
Stratix®系列、Arria® GX 系列和 Cyclone® 系列FPGA家族具有内置的专用硬电路，可以连续自动检查 CRC，无需额外费用。对于采用 28 纳米制程技术和后续制程节点制造的产品，Altera除了增强型 CRAM 位翻转检测和纠错外，还实现了 CRAM 翻转位校正（清理）。您可以通过 Quartus® Prime 设计软件轻松设置 CRC 校验器。
有关其他缓解技术的更多信息以及有关FPGA设备的SEU测试的更多详细信息，请联系您当地的Altera销售代表或分销商。
文档
按产品生命周期阶段分类的文档。
| 当前设备 | 成熟设备 | 传统（过时）设备 | IP 和软件产品 |
|---|---|---|---|