文章 ID: 000100939 内容类型: 故障排除 上次审核日期: 2025 年 04 月 08 日

为什么不允许将具有 SYSPLLREFCLK 功能的可选功能 SYSPLLREFCLK 指定为 Quartus® Prime 专业版软件 25.1 及更早版本中 Agilex™ 3 FPGA 和 Agilex™ 5 FPGA GTS 收发器的系统 PLL 的参考时钟?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime Pro Edition 软件 25.1 及更早版本存在一个问题,它错误地允许在没有 SYSPLLREFCLK 描述的情况下分配其他 HVIO 引脚。
    正确选择的一个示例是列出以下可选功能的 HVIO 引脚:HVIO_5B_1、SYSPLLREFCLK_L1A_0、TXCLK1 Data_Ctrl1。这是选择 GTS 收发器组 1A 中系统 PLL 参考时钟的正确引脚。
    错误选择的一个示例是没有 SYSPLLREFCLK 可选功能列表的 HVIO 引脚:HVIO_5B_20、TXCLK20 Data_Ctrl20。因此,选择此作为系统 PLL 的参考时钟引脚是不正确的,但 Quartus® Prime Pro Edition 软件当前并未将其报告为错误。

    解决方法

    要变通解决此问题,请参阅设备引脚分配和引脚连接指南,并确保在选择 HVIO 引脚作为系统 PLL 参考时钟时,它具有正确的 SYSPLLREFCLK 可选功能。

    该问题计划在 Quartus® Prime 专业版软件的未来版本中修复。

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。