说明
在 Agilex™ 7 FPGA F 和 I 系列器件中，只有 CLK_[T，B]_*_0 引脚能直接驱动各自 IO bank 中的结构馈入 IOPLL。
CLK_[T，B]_*_1 引脚只有在 IOPLL IP 中选择 “Refclk source is the global clock” 时，才能驱动同一组中的Fabric_feeding IOPLL。
解决方法
该信息将包含在未来版本的《Agilex™ 7 FPGA时钟和 PLL 用户指南》中。