由于 Quartus® Prime Pro Edition 软件 24.3 版中存在一个问题，即当 GTS JESD204B IP 参数编辑器中每个转换器设备的 L 参数通道数设置为 L = 6 或 L = 8 时，在生成的 HDL 代码中， pma_cu_clk 端口的宽度为 1 位。但是，对于 L = 6 或 L = 8，GTS 复位定序器 IP 需要 2 位的 pma_cu_clk 端口宽度，这将导致两个端口之间的端口宽度不匹配。
使用 Platform Designer 将 GTS 重置定序器 IP 的 pma_cu_clk 端口连接到 GTS JESD204B IP 时，系统消息控制台将显示错误：
错误：jesd_gts_ss.jesd_gts_jesd204b.pma_cu_clk/jesd_gts_ss_intel_srcss_gts.o_pma_cu_clk：信号 clk 在 jesd_gts_jesd204b.pma_cu_clk 上的宽度为 1，但在 jesd_gts_ss_intel_srcss_gts.o_pma_cu_clk 上的宽度为 2
此变通办法仅适用于 IP 生成期间。
1. 在 IP 文件中，在项目导航器中打开 <IP name>.v 文件：例如： <IP name>/synth/<IP name>.v
2. 通过添加一位手动编辑 pma_cu_clk 宽度，如下所示：
3. 保存并关闭 <IP 名称>.v 文件
Altera® 建议在 Altera® Quartus® Prime Pro Edition 软件 24.3 版本中安装以下修补程序：
下载适用于 Windows （quartus-24.3-0.02-windows.exe） 的补丁 0.02
下载 Linux 补丁 0.02 （quartus-24.3-0.02-linux.run）
下载补丁 0.02 （quartus-24.3-0.02-readme.txt） 的自述文件
安装补丁后，通过平台设计器重新生成 GTS JESD204B IP。
从 Quartus® Prime Pro Edition 软件版本 24.3.1 开始，该问题已修复。