说明
由于 Quartus® Prime Pro Edition 软件版本 24.3.1 存在一个问题，相同的编译可能会产生不同的结果。出现此问题的原因是，启用并行 IP 生成时，Platform Designer 会在合成文件中生成间歇性不匹配，并且仅影响 Agilex™ 7 FPGA 设备。
解决方法
要变通解决此问题，请在 Quartus® Prime Pro Edition 软件和 Platform Designer 中禁用并行编译。
在 Quartus® Prime 专业版软件中：
• 转到 “作业”>“设置”>“编译过程”设置。
• 在 “并行编译”下，将允许的最大处理器数设置为 1。
• 或者，您可以使用以下 QSF 分配：
set_global_assignment名称 NUM_PARALLEL_PROCESSORS 1
在 Platform Designer 中：
• 在“ 生成 ”对话框中，在 HDL 文件生成期间关闭“使用多个处理器快速生成 IP（如果可用）”选项。
该问题计划在 Quartus® Prime Pro Edition 软件的未来版本中修复。