文章 ID: 000100467 内容类型: 故障排除 上次审核日期: 2025 年 04 月 03 日

为什么 F-Tile 低延迟 50G 以太网 IP 设计示例中的内部串行环回测试失败?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 Quartus® Prime 专业版软件 24.3.1 及更早版本存在一个问题,由于设计示例项目的 QSF 引脚分配不匹配,您可能会看到 F-Tile 低延迟 50G 以太网设计示例的内部串行环回测试失败。

    解决方法

    要在 Quartus® Prime 专业版软件 24.3.1 及更早版本中解决此问题,请在示例设计项目目录中找到 alt_e50_f_hw.qsf 文件,并修改串行收发器、QSFP 控制和时钟信号端口的引脚位置分配,如下所示。

    # 引脚和位置分配
    # ================= =========
    set_location_assignment PIN_R14 - 到clk_ref
    set_location_assignment PIN_CM29 -至 clk100
    set_location_assignment PIN_AC10 至o_tx_serial[0]
    set_location_assignment PIN_Y7 至 o_tx_serial[1]
    set_location_assignment PIN_AC4 至i_rx_serial[0]
    set_location_assignment PIN_T1 至i_rx_serial[1]
    set_location_assignment PIN_AB11 至o_tx_serial_n[0]
    set_location_assignment PIN_AA8 至o_tx_serial_n[1]
    set_location_assignment PIN_AB5 至i_rx_serial_n[0]
    set_location_assignment PIN_U2 至i_rx_serial_n[1]
    set_location_assignment PIN_CM23 - 到qsfp_rstn
    set_location_assignment PIN_CP23 - 至qsfp_lowpwr

    该问题计划在 Quartus® Prime 专业版软件的未来版本中修复。

    相关产品

    本文适用于 1 产品

    全部显示

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。