说明
由于 Quartus® Prime 专业版软件版本 23.4.0 补丁 009、23.4.1 和 24.1 中存在一个问题，如果在 HVIO 引脚配置为输入或双向时，设计中没有包含收发器和 RCOMP 引脚未连接，您可能会发现 AGILEX™ 5 FPGA 中 HVIO 输入引脚卡在高电平。此问题不会影响设备配置过程，设备可以进入用户模式。
解决方法
对于 Quartus® Prime Pro Edition 软件版本 24.1，有补丁可修复该问题。从下面的相应附件下载并安装补丁 0.15fw。
- 下载 Windows quartus-24.1-0.15fw-windows 补丁 （.exe）
- 下载 Linux quartus-24.1-0.15fw-linux 补丁 （.run）
- 下载补丁 0.15fw quartus-24.1-0.15fw-readme （.txt） 的自述文件
该问题计划在未来版本的 Quartus® Prime Pro Edition 软件中修复。