由于英特尔® Quartus® Prime Pro Edition 软件版本 23.2 存在一个问题,升级包含 F-Tile 以太网英特尔® FPGA Hard IP(其中已设置了“使用源地址插入”GUI 参数)的 23.1 版本设计将导致 Windows* 操作系统中“支持逻辑生成”失败。
要在英特尔® Quartus® Prime 专业版软件版本 23.2 软件中解决此问题,请执行以下步骤:
- 在您的 23.1 项目中,在 <ethernet variant name>/synth/<ethernet_variant_name>.v 文件中找到“bb_f_ehip_mac_txmac_saddr”参数
- 在您的 23.2 项目中,在 <以太网变体 name>/synth/<ethernet_variant_name>.v 文件中找到“bb_f_ehip_mac_txmac_saddr”参数
- 将 23.1 “bb_f_ehip_mac_txmac_saddr ” 参数的值复制到 23.2 “bb_f_ehip_mac_txmac_saddr” 参数的值中。
- 保存 23.2 <以太网变体名称>/synth/<ethernet_variant_name>.v 文件
- 重新编译 英特尔® Quartus® Prime Pro Edition 软件版本 23.2 项目
或者,在英特尔® Quartus® Prime Pro Edition 软件版本 23.2 中从头生成 F-Tile 以太网英特尔® FPGA Hard IP的清洁版本。
此问题计划在 英特尔® Quartus® Prime 专业版软件的未来版本中修复。