如 表 34 所述。《适合 PCI Express 的多通道 DMA 英特尔® FPGA IP 的 MCDMA IP P-Tile 支持的模拟器设计示例用户指南》中,如果尝试使用 Cadence Xcelium 进行此 IP 配置的模拟,将不支持 Cadence Xcelium 仿真器,便会看到以下错误:
$>./xcelium_setup.sh
~~~~~
xmelab:*W,DSEMEL:此 SystemVerilog 设计将根据 IEEE 1800-2009 SystemVerilog 模拟语义进行模拟。使用 -disable_sem2009 选项关闭 SV 2009 仿真语义。
xmelab:*F,MODULESTS:一个或多个模块上缺少时间级指令。
xmsim:20.03-s005:(c) 版权所有 1995-2020 Cadence Design Systems, Inc.
xmsim:*F,NOSNAP:库中不存在“pcie_ed_tb.pcie_ed_tb”快照。
计划对此 IP 配置的 Cadence Xcelium 模拟器进行支持,以便将来发行英特尔® Quartus® Prime 专业版软件。
要解决现有 IP 版本的此问题,请 确保 使用受支持的模拟器。