当 PLL 参考时钟跨多个 英特尔® Stratix® 10 EMIF IP 共享时,Timing Analyzer 时钟报告中可能会报告未约束时钟,因为 PLL 参考时钟线路已路由到 I/O 列中未使用的 PLL,而 Fitter 将这些 PLL 识别为时钟资源。
例如,您可能会看到类似的不受约束时钟消息,如下所示。
emif_ddr4_1|emif_ddr4_1|arch|arch_inst|pll_inst|pll_inst~refclk_Duplicate_4~io48tilelvds_0/s43_0_0__ioclknet48_tile__ref_clk0.reg ; ;基地;无约束 ;
您可以安全地忽略这些未约束时钟,因为它们未在设计中使用。