说明
由于 Quartus® Prime Standard Edition 软件 18.1 及更早版本存在一个问题，在仿真基于 VHDL 的 ALTPLL FPGA IP 仿真模型时，您可能会看到上述致命错误信息。
解决方法
要变通解决此问题，请更新仿真脚本以使用 <ip name>/synthesis/ 目录中的 IP 顶层包装器文件，而不是 <ip name>/simulation/ 目录。