设计助手为Arria V 设计生成刺激性警告，其中包括 10GBASE-R PHY v12.0 兆功能

针对 Arria V 设备家族以及该产品家族的设计 包含 10GBASE-R PHY v12.0 宏功能，如果您运行设计 安装助手后，Design Assistant 将生成以下内容 四个关键警告：

• Critical Warning (332012): Synopsys Design Constraints File file not found
• Critical Warning (308019): (Critical) Rule C101: Gated clock should be implemented according to the Altera standard scheme
• Critical Warning (308060): (High) Rule D101: Data bits are not synchronized when transferred between asynchronous clock domains
• Critical Warning (308067): (High) Rule D103: Data bits are not correctly synchronized when transferred between asynchronous clock domains

这些警告与 Quartus 时序分析有关 II 软件版本 12.0 不支持 Arria V 设备。

如要进行编译和功能模拟，您可以安全地 忽略这些警告。