文章 ID: 000085328 内容类型: 错误讯息 上次审核日期: 2021 年 08 月 28 日

内部错误:子系统:FTITAN,文件:/quartus/fitter/ftitan/ftitan_expert.cpp,行:4418 最终后拟合网络列表检查失败

环境

BUILT IN - ARTICLE INTRO SECOND COMPONENT
说明

在使用 Quartus® II 软件版本 10.0 SP1 编译设计时,您可能会看到这样的内部错误。您也可能会看到以下消息
Error: The lvds clock and the DPA clock frequency of SERDES receiver atom "rx_0" must be the same.

这些错误是 LVDS 接收器采用错误配置的 DPA 时钟的结果。

要正确使用 LVDS 接收器的 DPA 功能,在与 LVDS 接收器相关的 ALTPLL 宏功能中,应启用 ALTPLL MegaWi™ 插件页面上的 DPA 时钟(仅适用于左侧 PLL 类型)选项。在运行 Quartus® II 软件 10.0 SP1 或更早版本以及针对Arria® II GX 设备时,此选项被禁用,无法选择。

提供修补程序以修复 Quartus® II 软件版本 10.0 SP1 的此问题。从下面的相应链接下载并安装 Patch 1.119。此修补程序启用 ALTPLL MegaWi从而d(浮点计算器)中的 DPA 时钟设置选项。

此问题计划在 Quartus II 软件的未来版本中解决。

相关产品

本文适用于 1 产品

全部显示

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。