文章 ID: 000082670 内容类型: 故障排除 上次审核日期: 2018 年 06 月 13 日

当使用Arria® 10 PCIE IP 内核时,断言在速度从 Gen3 x1/x2 更改为 Gen1 或 Gen2 期间出现可纠正的错误是否意味着链路不可靠?

环境

  • 英特尔® Quartus® Prime Pro Edition
  • 面向 PCI Express* 的英特尔® Arria® 10 Cyclone® 10 硬核 IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT

    关键问题

    说明

    当Arria® 10 PCIE* IP 内核将速度从 Gen3 x1/x2 更改为 Gen1 或 Gen2 时,您可能会在恢复状态下观察到可纠正的错误断言。速度变化期间的可关联误差并不表示链路质量低,可以忽略不计。

    解决方法

    此问题不需要任何解决方法或修复程序。一旦系统软件清除了错误,它就应该保持非置言状态。

    相关产品

    本文适用于 1 产品

    英特尔® Arria® 10 FPGA 和 SoC FPGA

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。