关键问题
说明
Arria® 10 和 Cyclone® 10 GX PCIe* 硬核 IP 存在设计限制，它们没有旁路缓冲区来存储内存读取 TLP。如果没有信用来发送任何内存读取 TLP，则这些 TLP 将保留在队列中，这会导致内存写入完成 TLP 被阻塞。Arria® 10 和Cyclone® 10 GX PCIe* 硬 IP 不允许任何内存写入完成 TLP 通过内存读取 TLP，因为硬 IP 没有旁路缓冲区来将内存读取 TLP 放在一边并让位于内存写入完成 TLP 以先于这些内存读取 TLP。
解决方法
此问题没有解决方法。用户应用程序和软件应意识到限制并处理这种情况。
此问题不会在 IP 软件的任何未来版本中修复。