文章 ID: 000080852 内容类型: 故障排除 上次审核日期: 2019 年 09 月 24 日

为什么在选择“启用 RS-FEC”或“启用动态 RS-FEC”选项时,NCSim 或 Xcelium 中的设计示例仿真对于低延迟 100G 以太网 英特尔® Stratix® 10 FPGA IP 核变体失败?

关键问题

说明

由于英特尔® Quartus® Prime 专业版软件 18.1 及更早版本存在问题,设计示例对低延迟 100G 以太网英特尔® Stratix® 10 FPGA IP 核变体的仿真带有“启用 RS-FEC”或
选中的“启用动态 RS-FEC”选项将在 NCSim 或 Xcelium 中失败。此故障通常采用以下形式:

*F,NOSNAP:库中不存在快照'basic_avl_tb_top'。

解决方法

要变通解决此问题,在 NCSim 或 Xcelium 中生成仿真设计示例时,请勿在 IP 的参数编辑器中选择启用 RS-FEC 或启用 动态 RS-FEC 选项。

相关产品

本文适用于 1 产品

全部显示

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。