由于 pcIe* 设计示例版本 18.1 的英特尔® Stratix® 10 Avalon® -ST 硬核 IP 出现问题,当"Generate HDL 格式"选项设置为 VHDL 时,您可以观察此错误。
为了解决英特尔® Quartus® Prime 专业版软件版本 18.1 中的此问题,将"Generate HDL 格式"选项设置为 Verilog。此问题从英特尔® Quartus® Prime 专业版软件版本 19.1 开始修复
由于 pcIe* 设计示例版本 18.1 的英特尔® Stratix® 10 Avalon® -ST 硬核 IP 出现问题,当"Generate HDL 格式"选项设置为 VHDL 时,您可以观察此错误。
为了解决英特尔® Quartus® Prime 专业版软件版本 18.1 中的此问题,将"Generate HDL 格式"选项设置为 Verilog。此问题从英特尔® Quartus® Prime 专业版软件版本 19.1 开始修复
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。