文章 ID: 000079139 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

为什么我的第三方 PCI Express BFM 报告 TX EIOS 到电气空闲 (TTX-IDLE-SET-TO-IDLE) 时序违规的错误?

环境

  • PCI Express*
  • 模拟
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    模拟面向 PCI Express 的Altera®硬 IP 时®作为具有第三方 BFM 的端点,可以在发送 EIOS 和进入电气空闲之间报告模拟错误。

    示例 Denali BFM 错误如下所示:

    *Denali* Error: @42853200 ps::检测到[cfg_0_0] (TX) [] PL_TTX_IDLE_SET_TO_IDLE [PCISIG]。 [port_0]。TX:传输器超过 TTX-IDLE-SET-TO-IDLE(20 Gen1-UI)。

    此问题仅影响模拟,对硬件不受影响。

    根本原因在于转Ciever 模拟模型模拟 PMA 时序不准确。

    解决方法

    修改文件altera_xcvr_fpll_a10.sv以添加时间范围,如下所示:

    如果定义ALTERA_RESERVED_QIS_ES

    .pipe12_elec_idle_delay_val   (3\'b100),

    endif

     

    3. 保存并重新编译仿真

    相关产品

    本文适用于 3 产品

    全部显示

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。