文章 ID: 000078830 内容类型: 故障排除 上次审核日期: 2021 年 08 月 28 日

Errata - Quartus® II 软件版本 13.0 SP1 中Stratix V 和 Arria V 时序模型问题

关键问题

说明

Quartus® II 软件版本 13.0 SP1 DP5 中更新了 Stratix® V 和 Arria® V 设备的计时模型,以解决版本 13.0 SP1 中的问题。

在最近 28 纳米设备的时序模型最终化过程中,Altera识别时序模型的不匹配。作为我们持续改进流程的一部分,Altera对所有设备进行审计,并发现影响其他设备的问题。因此,模型更改会影响以前版本 Quartus II 软件中指定为"最终"计时状态的设备。

请参阅下面的 变通办法/修复 部分下载包含时序模型更改的软件补丁,下载脚本以帮助确定您的设计是否受到影响,并获取有关如何使用 Quartus II 软件的更新版本重新运行时序分析的说明。

Stratix V 和 Arria V GZ 模型问题:输入引脚到 fPLL 参考时钟路径

如果针对 Stratix V 或 Arria V GZ 设备的设计具有由专用时钟输入引脚直接馈送的分段式 PLL (fPLL) 参考时钟,则在输入延迟时会出现不匹配。此问题仅在设计依赖于参考时钟输入引脚和 fPLL 输出之间的指定时序关系时影响设计行为。以下时序场景会受到影响:

  • 如果目标寄存器在片外馈送(没有时钟也发送离芯片),例如 Tco 测量或校正,则输出时序
  • 由 fPLL 时钟传输的常规或源同步输入的输入/接收设置时序
  • 带零延迟缓冲区和外部 PLL 补偿模式的计时

其他时钟场景(如以下)不受影响:

  • 源同步输出、收发器、DDR 内存
  • 使用相同 PLL 时钟的来源和目的地


Arria V GX 和 GT 模型问题:外围路由 Mux 路径

Arria V GX 和 GT 设备中与外设路由多路由路径相关的时序不匹配。

I/O 引脚到内核路径缺失多达 1 ns 的延迟,并且 D3 延迟链未得到正确分析。此问题仅影响直接向FPGA内核馈送的通用引脚(没有 I/O 寄存器)。此问题不影响 I/O 寄存器、DDR 内存、收发器或任何其他路径。

缺少约 300ps 延迟,内核与外设时钟 (PCLK) 时钟缓冲区之间的布线。此问题会影响内核路由到水平和垂直 PCLK 输入,以及从水平 PCLK 输出到内核。此问题不影响 I/O 引脚、收发器 TX/RX 或 DPA 路径到 PCLK 时钟缓冲区。

Arria V GX 和 GT TimeQuest 问题:MLAB 中的时钟极性时序

TimeQuest 时序分析器在时钟混合的极性时,错误地分析Arria V GX 和 GT 设备的计时路径,例如使用负边缘写入时钟信号为 MLAB 内存馈送的正边缘写入地址寄存器。 TimeQuest 将这种连接分析为整个周期传输(时应为半周期)。

解决方法

下载并安装新软件之前,您可以下载 13_0_sp1_timing.tcl 脚本,以了解设计是否可能受到影响,如下所述。

要确认设计是否受到这些时序模型问题的影响,请在 Quartus II 软件的补丁版本中重定时,如下所述。

如果使用补丁 Quartus II 软件的脚本或时序分析显示时序违规,则您必须使用更新的 Quartus II 版本收敛时序。 请注意,在某些情况下,ECO 更改可能会用于关闭时序而无需完全重新编译。

使用 13_0_sp1_timing.tcl 时序脚本:

对于Stratix V 和 Arria V GT 问题,脚本支持 Quartus® II 软件版本 12.1 SP1 DP7 和更高版本。脚本报告设计与时序性能是否受到时序模型问题的影响。 该脚本将生成报告面板,以便您可以在 TimeQuest 时序分析器文件夹中,在 project\s 的 编译报告中查看任何新的故障时序路径。

对于Arria V GT 和 GZ 问题,脚本提供 Quartus II 软件版本 13.0 SP1。如果脚本报告设计可能受问题影响,请使用修补的 Quartus II 软件重定时设计,以确认时序性能是否受到影响。

要启动脚本,在编译的设计项目目录中的命令提示符下运行以下命令:
quartus_sh –t 13_0_sp1_timing.tcl -project [-revision ]

在更新的软件版本中重新定时:

要获取包含时序模型 udpates 的 Quartus® II 软件版本 13.0 SP1 DP5,请参阅以下解决方案:如何解决 Quartus® II 软件版本 13.0 SP1 中的 Stratix V、Arria V 和 Cyclone V 设备的已知软件问题?

执行以下步骤以补丁版本重定时设计:

  1. 备回设计数据库。
  2. 在当前 Quartus® II 软件版本中打开设计,并导出数据库。在"项目"菜单上,单击Export Database。当您收到提示时,将数据库导出到建议的 export_db 目录中。
  3. 使用更新的时序模型启动 Quartus® II 软件版本。
  4. 在新版本的 Quartus II 软件中打开项目。当提示您是否覆盖较旧的数据库版本时,单击 ,并从 export_db 目录导入数据库。
  5. 在设计上运行 TimeQuest 时序分析器。
  6. 查看时序结果。如果出现新的时序分析故障,您必须使用新的时序模型来收敛时序。

 

本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。