文章 ID: 000078481 内容类型: 故障排除 上次审核日期: 2014 年 08 月 22 日

当面向 Stratix® V、Arria® V 或 Cyclone® V 设备时,为什么无法使用资源属性编辑器或 Chip Planner 更改分段式 PLL (fPLL) 参数?

环境

  • 英特尔® Quartus® II 软件
  • Arria® V 收发器 PLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    使用Stratix® V、Arria® V 或 Cyclone® V 器件进行设计时,无法使用 Quartus® II 软件中的 Resource Property Editor 或 Chip Planner 编辑 fPLL 的参数。

    解决方法

    利用 PLL 重配置功能动态更新 fPLL 参数。

    有关更多详细信息,请参阅 AN661:使用 Altera PLL 和Altera PLL 重新配置宏功能实施分段式 PLL 重新配置 (PDF)

    相关产品

    本文适用于 11 产品

    全部显示

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。