在正常模式下,PLL 反馈路径来自一个全局时钟网络,可最大限度地减少时钟延迟,以寄存器用于该特定的 PLL 时钟输出。
在零延迟缓冲模式下,PLL 反馈路径仅限于专用的 PLL 外部输出引脚。针脚上的时钟信号驱动的离芯片 PLL_OUT
与 PLL 时钟输入相对齐,可最大限度地减少时钟输入和外部时钟输出之间的延时。如果 PLL 也用于驱动内部时钟网络,则该时钟网络也有相应的相移。
在无补偿模式下,PLL 反馈路径仅限于 PLL 环路,并不来自全局时钟网络或外部源。没有时钟网络补偿,但这一模式可以最大程度地减少时钟上的抖动。这种模式可能会导致 I/O 元件 (IOE) 寄存器的缓存时间呈正位。您可以通过手动相移进行补偿。