Seriallite III MegaCores 版本 13.1 及更早版本需要使用内部时钟来同步 crc_error_inject 输入信号。 下图显示了此问题的变通办法。
用户需要通过在层次结构中创建输出端口来将内部时钟"tx_coreclkin"路由到顶级模块。 在用户的最高层设计中,可以使用"tx_coreclkin"时钟来驱动"crc_error_inject"输入信号。
假设 Seriallite III 实例名称名为 sl3,以及用户的顶级设计顶层,以下是实施上述解决方案的步骤。
Seriallite III MegaCores 版本 13.1 及更早版本需要使用内部时钟来同步 crc_error_inject 输入信号。 下图显示了此问题的变通办法。
用户需要通过在层次结构中创建输出端口来将内部时钟"tx_coreclkin"路由到顶级模块。 在用户的最高层设计中,可以使用"tx_coreclkin"时钟来驱动"crc_error_inject"输入信号。
假设 Seriallite III 实例名称名为 sl3,以及用户的顶级设计顶层,以下是实施上述解决方案的步骤。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。