文章 ID: 000076956 内容类型: 故障排除 上次审核日期: 2021 年 08 月 29 日

Seriallite III 在两个不相关的时钟上对 crc_error_inject 输入信号有计时违规

环境

  • 英特尔® Quartus® II 订阅版
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明 Serialite III MegaCore 13.1 版和更早版本可能会显示两种不同时钟在 TimeQuest 中发生的时序违规。 时序违规涉及输入信号crc_error_inject。《Seriallite III 用户指南》指示用户使用"tx_user_clock"来驱动"crc_error_inject"信号。 由于crc_error_inject信号未同步到 Seriallite III 内核中的正确时钟,因此会标记时序违规。
    解决方法

    Seriallite III MegaCores 版本 13.1 及更早版本需要使用内部时钟来同步 crc_error_inject 输入信号。 下图显示了此问题的变通办法。

    Figure 1.

    用户需要通过在层次结构中创建输出端口来将内部时钟"tx_coreclkin"路由到顶级模块。 在用户的最高层设计中,可以使用"tx_coreclkin"时钟来驱动"crc_error_inject"输入信号。

    假设 Seriallite III 实例名称名为 sl3,以及用户的顶级设计顶层,以下是实施上述解决方案的步骤。

    相关产品

    本文适用于 4 产品

    全部显示

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。