FPGA 知识库
英特尔® FPGA 知识库页面提供了指向涵盖各种 FPGA 相关问题的适用文章的链接。使用左侧导航中的“过滤条件”，按照设备系列和英特尔 Quartus Prime 软件的小版本和正式版优化您的选择。其他页面用户说明位于此页面底部。
9709 结果
|
对于相同的编译运行，为什么 Fmax 和资源利用率值不同？ 由于 Quartus® Prime Pro Edition 软件版本 24.3.1 存在一个问题，相同的编译可能会产生不同的结果。出现此问题的原因是，启用并行 IP 生成时，Platform Designer 会在合成文件中生成间歇性不匹配，并且仅影响 Agilex™ 7 FPGA 设备。 |
03/11/2025 |
|
为什么功耗和热量计算器在删除一行后不更新？ 由于功耗和热量计算器 （PTC） 24.3 及更早版本存在问题，您可能会看到删除“收发器”、“PLL”、“IO”或 NoC“页面上的行不会导致报告的相应已用资源百分比的更新。此外，如果存在与此条目相关的过度使用资源错误，则不清楚该行的删除。 |
03/11/2025 |
|
哪些专用时钟引脚可以直接为 Agilex™ 7 FPGA F 和 I 系列设备中的结构馈入 IOPLL 供电？ 在 Agilex™ 7 FPGA F 和 I 系列器件中，只有 CLK_[T，B]_*_0 引脚能直接驱动各自 IO bank 中的结构馈送 IOPLL。 CLK_[T，B]_*_1 引脚只有在 IOPLL IP 中选择 “Refclk source is the global clock” 时，才能驱动同一库中的Fabric_feeding IOPLL。 |
03/10/2025 |
|
内部错误：子系统：CDB_ATOM，文件：/quartus/db/cdb_atom/cdb_atom_sys.cpp，行：2109 由于 Quartus® Prime Pro Edition 软件 24.3.1 及更早版本存在一个问题，您在使用 Arria® 10 FPGA 设备时看到此错误，并且在设计中启用了 EDCRC 检查，该设计包含来自 Arria® 10 GX 中 Y59 行的逻辑时，为什么在某些条件下 EDCRC 或 PR 会失败， SX 和 Cyclone® 10 GX 设备？ |
03/10/2025 |
|
Agilex™ 7 FPGA I 系列收发器 SoC 开发套件上如何控制 ZL30733 设备？ 使用 Agilex™ 7 FPGA I 系列收发器-SoC 开发套件时，第 4.3 节中关于如何控制ZL30733设备的描述有误。通过 Agilex™ 7 FPGA I 系列收发器-SoC 开发套件的时钟控制器 GUI 控制板载时钟。 嘟�� |
03/10/2025 |
|
使用 Quartus® Prime Standard Edition 软件时，为什么 niosv-bsp 命令报告“错误 - 无法识别的交换机 <b>qsys</b>”？ 要使用 niosv-bsp 命令创建 BSP 设置文件，对于 Quartus® Prime Pro Edition 软件，请使用 .qsys 文件作为输入文件，但对于 Quartus® Prime Standard Edition 软件，请使用 sopcinfo 文件作为输入文件。 |
03/06/2025 |
|
为什么 Nios® V 处理器强制采用最多 10 FPGA内存初始化®配置方案？ 由于 Quartus® Prime 标准版软件 23.1 版存在一个问题，在 MAX® 10 FPGA上使用双压缩映像作为内部配置模式Nios®处理器设计时，您可能会看到以下错误 |
03/06/2025 |
|
为什么 GTS JESD204B IP 上 pma_cu_clk 端口的宽度与 GTS 复位定序器 IP 上pma_cu_clk端口的宽度不匹配？ 由于 Quartus® Prime Pro Edition 软件 24.3 版中存在一个问题，当 GTS JESD204B IP 参数编辑器中每个转换器设备的 L 参数的通道数设置为 L = 6 或 L = 8 时，在生成的 HDL 代码中，pma_cu_clk 端口的宽度为 1 位。但是，当 L = 6 或 L = 8 时，GTS 复位定序器 IP 需要 2 位的pma_cu_clk端口宽度，这将导致两个端口之间的端口宽度不匹配。 |
03/06/2025 |
|
为什么 Agilex™ 5 E 系列设备中的 PCI Express 链路在冷重置后无法进行链路训练，或者在中断后收发器 TX PLL 和 CDR 的参考时钟恢复后无法重新训练？ 为防止收发器参考时钟缓冲器老化和损坏，当缓冲器上没有有效的时钟活动时，将关闭该缓冲器。在缓冲器上启动并稳定参考时钟后，用户需要通过重新配置器件或通过Avalon®内存映射接口对参考时钟缓冲器寄存器执行读写作来打开缓冲器。 对于 Agilex™ 5 设备中的 PCIe 链路，如果驱动收发器 TX PLL 和 CDR 的参考时钟在器件配置开始之前不可用或在 PCIe 链路作期间中断，则参考时钟缓冲器将关闭。当参考时钟可用时，缓冲区保持关闭状态，用户无需手动打开它们。因此，PCIe 链路无法启动。 |
03/03/2025 |
|
在使用 FEC 或无 FEC 条件同时启用 PTP 的情况下运行 50G 以太网时，为何会出现空直方图测试误差或精度误差？ 如果输入值保持不变，则矢量同步器不会将输入值传递到输出。在不重置配置空间的情况下执行数据路径重置，并且输入值保持不变时，输出将停留在重置值，导致矢量同步器无法将输入值传递给输出。 未接收到所需值的输出在错误的时间触发脉冲“async_pulse”，导致PTP误差精度高达400秒。 |
02/27/2025 |
|
为何 Quartus® Prime 专业版软件在使用 5 或 6 配置文件设计由 F-Tile FHT 收发器组成的多速率以太网 IP 时会出现 24.2 和 24.3 版本？ 在用户流中的每次迭代后，通道模式重置和模拟参数都不会正确更新。 这会导致具有 5 个以上 F-Tile FHT 收发器配置文件的设计失败，因为模拟参数值不会更新，并且通道模式不会改变。 |
02/27/2025 |
|
为什么当 ENFORCE_CLK_ENABLE_INFERENCING_IN_M20KS 设置为 ON（默认值）时，我的设计在硬件中出现故障？ 由于 Quartus® Prime Pro Edition 软件版本 24.3 和 24.3.1 中存在一个问题，您可能会发现写入 M20K RAM 的数据在硬件中不正确。当ENFORCE_CLK_ENABLE_INFERENCING_IN_M20KS设置为 ON（默认值），RAM 类型为 M20K，并且写入支持信号的 RTL 编码为多路复用器时，就会出现此问题 |
02/27/2025 |
|
为什么在使用 Macronix Flash 时遇到 Secure Device Manager 的配置错误？ 一些 Macronix Flash 器件需要更长的持续时间才能使上电 Reset# 在 CS# 变为低电平之前保持高电平。但是，SDM （Secure Device Manager） 在上电时不满足这个时序要求，导致 flash 进入异常状态，无法与 FPGA通信。 |
02/20/2025 |
|
F-Tile 参考和系统 PLL 时钟 IP 中“选择 FHT 通用 PLL 设置”参数的定义是什么？ 由于 Quartus® Prime Pro Edition 软件 24.3.1 及更早版本存在问题，您会发现 F-Tile 参考和系统 PLL 时钟 IP GUI 具有以下模拟参数： “选择 FHT 通用 PLL 设置”。 没有关于此内部参数的文档，因此不应在 IP GUI 中公开。 |
02/13/2025 |
|
MAX®10 FPGA引脚输出文件中是否提供了单端 IO 引脚的 IO 性能信息？ 否，由于所有 MAX®10 FPGA 设备的引脚分配文件中存在问题，因此无法获得单端引脚的 IO 性能信息。 |
02/12/2025 |
|
MAX®10 FPGA F256 封装引脚分配文件中的 IO 性能信息是否正确？ 否，由于适用于 MAX®10 FPGA F256 封装设备的引脚分配文件和 Quartus® Prime 标准版软件存在问题，因此无法获得单端引脚的 IO 性能信息。 |
02/12/2025 |
|
为什么背靠背单拍 D2H ST 事务的未对齐访问不能由可扩展 Scatter-Gather DMA IP 完全传输？ 由于 Quartus® Prime Pro Edition 软件 24.3.1 及更早版本存在一个问题，可扩展 Scatter-Gather DMA IP 可能无法完全传输背靠背单拍 D2H ST 交易的未对齐访问。因此，设备端口可能挂起，需要软重置才能恢复后续事务。 |
02/10/2025 |
|
为什么即使事务已完成，可扩展 Scatter-Gather DMA IP 的 D2H ST 响应者描述符中仍报告提前终止？ 由于 Quartus® Prime Pro Edition 软件 24.3 版存在一个问题，在软复位事件后，可扩展 Scatter-Gather DMA IP 的 D2H ST 响应描述符可能会报告提前终止状态。尽管 DMA 事务可以成功完成，但可能会间歇性地观察到不正确的提前终止。 |
02/10/2025 |
|
为什么可扩展 Scatter-Gather DMA IP 在响应器描述符中设置的长度与 H2D 流事务的实际传输长度不同？ DMA IP 和 H2D 流事务的实际传输长度。此问题会导致响应程序描述符中报告的值不同，即使发送的实际字节数是正确的。 |
02/10/2025 |
|
为什么在可扩展 Scatter-Gather DMA IP 的 H2D 流式传输期间，我在响应器描述符中看到不正确的时间戳值？ 由于 Quartus® Prime Pro Edition 软件 24.3.1 及更早版本存在问题，可扩展 Scatter-Gather DMA IP 的 H2D Streaming 响应器描述符中可能会报告不正确的时间戳值。当内部 PTP 时间戳 FIFO 溢出时，会出现此问题。 |
02/10/2025 |
结果数 1-20，总数 9,709