由于面向 PCI Express 的 R-Tile Avalon® Streaming 英特尔® FPGA IP 设计示例中存在一个问题,PCI Express 参考时钟输入引脚的默认 I/O 标准是 CML。
根据 PCI Express 基本规范和 英特尔 Agilex® 设备家族引脚连接指南,参考时钟输入引脚应设置为 HCSL I/O 标准。
此问题已在英特尔® Quartus® Prime Pro Edition 软件 21.3 中修复。
由于面向 PCI Express 的 R-Tile Avalon® Streaming 英特尔® FPGA IP 设计示例中存在一个问题,PCI Express 参考时钟输入引脚的默认 I/O 标准是 CML。
根据 PCI Express 基本规范和 英特尔 Agilex® 设备家族引脚连接指南,参考时钟输入引脚应设置为 HCSL I/O 标准。
此问题已在英特尔® Quartus® Prime Pro Edition 软件 21.3 中修复。
1
在此网站发表的所有帖子以及对网站内容的使用均受 Intel.com 使用条款的约束。
本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。