文章 ID: 000074250 内容类型: 故障排除 上次审核日期: 2020 年 07 月 31 日

为什么在 英特尔 Arria 10 和 英特尔 Cyclone® 10 GX 的仿真中,IOPLL 英特尔® FPGA IP的输出时钟相对于参考时钟有不正确的相移?

环境

  • 英特尔® Quartus® Prime 标准版
  • 英特尔® Quartus® Prime Pro Edition
  • IOPLL 英特尔® FPGA IP
  • BUILT IN - ARTICLE INTRO SECOND COMPONENT
    说明

    由于 英特尔® Quartus® Prime 软件生成的仿真模型存在问题,在 英特尔 Arria® 10 和 英特尔® Cyclone® 10 GX 的仿真中,IOPLL 英特尔 FPGA IP 的输出时钟相对于参考时钟的相移可能不正确。

    IOPLL 英特尔 FPGA IP硬件的输出时钟根据 IP 参数编辑器中的相移设置具有正确的相移。

    解决方法

    在 英特尔® Arria® 10 和英特尔® Cyclone® 10 GX 中检查 IOPLL 英特尔 FPGA IP 输出时钟的相移时执行硬件验证。

    相关产品

    本文适用于 2 产品

    全部显示

    本页面上的内容是原始英文内容的人工翻译与计算机翻译的组合。我们提供此内容是为了您的便利并且仅供参考,未必完整或准确。如果本页面的英文版与翻译版之间存在任何冲突,应以英文版为准。 查看此页面的英语版本。