Interlaken 英特尔® FPGA IP
Interlaken 英特尔® FPGA IP 内核符合 Interlaken 协议定义 v1.2，并支持系统开发人员在其系统中实现高带宽吞吐量。这种预先构建、随时可用的 IP 构建模块缩短了设计周期，从而加快了上市时间。
阅读《Interlaken（第 2 代）英特尔® FPGA IP 用户指南》›
阅读《50G Interlaken MegaCore 功能用户指南》›
阅读《100G Interlaken MegaCore 功能用户指南》›
Interlaken 英特尔® FPGA IP
Interlaken 是一种互连协议，适用于网络应用中的高速通道化芯片到芯片接口。它针对 10 Gbps 至 600 Gbps 甚至更高速率的高带宽芯片到芯片数据包传输进行了优化。
Interlaken 英特尔® FPGA IP 内核非常适用于：
- 用于访问的多太比特路由器和交换机
- 需要 IP 可配置性以优化各种流量配置文件的运营商以太网和数据中心应用
- 下一代平台的可扩展性
特性
英特尔在 2007 年 Interlaken 联盟成立之初就已成为其中一员，并不断开发创新性新协议特性，为客户提供强大而又易于实施的 Interlaken IP 解决方案。英特尔现在提供高达 600 G 的 Interlaken IP。
英特尔® FPGA Interlaken IP 产品组合实现了主要的开发里程碑：第三代软 IP（包括媒体访问控制 (MAC)）和第二代硬 IP（包括物理编码子层 (PCS)/物理介质连接子层 (PMA)）。这些成熟可靠的内核经过实战考验，进一步提高了更智能新系统的可靠性和成熟度。
- 高达 25.78125 Gbps (NRZ) 或 56 Gbps (PAM4) 的数据速率选择
- 多通道配置，最多 24 通道
- 交错包模式支持
- 增强型调度
- 多分区或起始包 (SOP) 校准用户界面选项
- I/O 可控突发流量设置（最小值、最大值、短期设置）
- 可编程元帧长度
- 多达 256 个逻辑通道
- 多用字段访问
- 带内和带外流控制（日历页面选项）
- 高级错误处理和错误插入功能
- 重发
- 全集成式 IP（MAC、PCS 和 PMA 层）
- 可调整预加重和均衡设置
- 支持定制 IP 配置，以针对不同的应用需求进行优化
- 支持 ILA 模式
相关链接
文档
- Interlaken（第二代）英特尔® FPGA IP 用户指南
- Interlaken（第二代）Stratix® 10 FPGA IP 设计示例用户指南
- Interlaken（第二代）Agilex™ 7 FPGA IP 设计示例用户指南
- 50G Interlaken MegaCore 功能用户指南
- 50G Interlaken 设计示例用户指南
- 100G Interlaken MegaCore 功能用户指南
- 100G Interlaken 设计示例用户指南
- F-Tile Interlaken 英特尔® FPGA IP 用户指南
- F-Tile Interlaken 英特尔® FPGA IP 设计示例用户指南
- GTS Interlaken 英特尔® FPGA IP 用户指南
- GTS Interlaken 英特尔® FPGA IP 设计示例用户指南
- 英特尔® FPGA IP 版本说明