FPGA 军事、航空航天和政府设计
直接射频设计示例
查看特色视频或阅读解决方案简介。
英特尔® 直接射频系列 FPGA 设计视频的敏捷性和宽带功能
ADC/DAC Cockpit 设计示例视频
宽带信道器设计示例视频
时间延迟波束成形器设计示例视频
解决方案简介 |
说明 |
特性 |
应用 |
|---|---|---|---|
为了帮助新用户快速理解直接射频 FPGA 功能并实现开箱即用的评估功能，Altera 开发了模数转换器 (ADC) 或数模转换器 (DAC) 驾驶舱设计示例。该设计采用图形用户界面 (GUI)，可通过各种设置了解和配置模拟图块。其中包括配置上/下转换器的抽取或插值模式、粗调器和微调器的中心频率、设置环回模式、采样率等。 |
采样率高达 64 GSPS NCO 配置 抽取/插值模式设置 ADC 波形检视器 DAC 波形生成器 多端口同步 射频性能特征 Stratix® 10 AX FPGA 和 Agilex™ 9 开发套件 |
ADC/DAC 评估
|
|
| Altera 开发了一个宽带信道器设计示例，以展示直接射频 FPGA 功能。该设计采用多相滤波器组，使用面向 DSP 开发人员的 DSP Builder 设计工具开发。模数转换器 (ADC) 数据流入信道器模块，该模块包含一个原型多相滤波器和 64 个 64 相 FFT 模块。 | 采样率 64 GSPS 动态频谱检视器 频谱检视器 DSP Builder Stratix® 10 AX FPGA 和 Agilex™ 9 FPGA 开发套件 |
电子对抗 测试和测量设备 通信系统 |
|
| 时间延迟波束成形器 | 数字时间延迟波束成形提供任意角度分辨率，同时提供不同角度的束，而且质量不会有任何妥协。 该设计在使用面向 DSP 开发人员的 DSP Builder 设计工具开发的延时引擎中采用了超采样率分数延时重采样器滤波器。时间延迟引擎有 4 个实例，支持 4 个同时波束，其中每个波束是独立的，且分别控制。 |
采样率 64 GSPS 8 个 RX 元素阵列 14 个波束，1.6GHz 带宽 分数延迟滤波器 RX 相控阵列同步 DSP Builder |
主动电子扫描阵列 (AESA) 雷达和声纳 宽带通信 射电天文学 |
| 多设备同步 | 为了展示直接射频 FPGA 同步功能，Altera 开发了一个多设备同步设计示例。该设计通过使用 JESD204C 子类 1 协议、延迟对齐以及本地和远程设备中不同端口之间的相位对齐，展示了两个模数转换器 (ADC) 或数模转换器 (DAC) 节点之间的确定性延迟链路。 | 采样率 51.2 GSPS RX 和 TX 相控阵列同步 确定性 FPGA 互连 |
主动电子扫描阵列 (AESA) 雷达和声纳 电子对抗 |
| 宽带和敏捷性功能 | 宽带和敏捷特性设计示例展示了直接射频 FPGA 中的跳频能力，以及该能力与宽带监控相结合如何为某些应用带来显著优势。 | 采样率支持 64 GSPS 宽带主接收器：32GHz IBW 窄带备选：4GHz IBW 敏捷性跳频 敏捷性 ADC 校准流程 运行时延迟测量 信号检视器 Stratix® 10 AX FPGA 和 Agilex™ 9 FPGA 开发套件 |
雷达系统 电子作战 (EW) 系统 通信系统 |
| 波形分类 | FPGA AI 套件可用于 FPGA 设计，以处理模拟信号的实时流。Altera 开发了一个波形分类示例，使用经过专门训练的神经网络对射频信号调制类型进行分类。利用模拟/数字集成转换器对模拟调制信号进行采样，经过数字信号预处理后，输入到 FPGA AI 套件 IP 中执行神经网络推理。 | Stratix 10 AX A-Tile 上的 1x RX 通道，x32 模式，48 GSPS 使用带有 FPGA AI 套件 IP 的 SoC FPGA 的嵌入式应用 利用 FPGA AI 套件 IP 和 OpenVINO 的卷积神经网络对实时射频信号进行分类 利用在线数据增强进行流式预处理 具有 7 个波形类别的 EagleNet 数据集：AM、FM、CW、OFDM、QPSK、坡道、背景噪声 Stratix® 10 AX FPGA 开发套件 |
雷达和电子反措施 通信系统 |
| MVDR 自适应波束成形器 | 在本设计示例中采用了 MVDR 算法。MVDR 自适应波束形成使用样本矩阵求逆 (SMI) 方法，直接根据观察确定天线阵列权重。自适应解决方案通过 FPGA 上的浮点数学 QR 分解线性求解器得到。实时数据通过集成的模拟/数字转换器阵列进行采样，并使用 DPC++ 语言开发的 IP 进行处理。 | MVDR 自适应波束成形器 支持包含 8 个元素的阵列 SYCL HLS 流程 Stratix® 10 AX FPGA 开发套件 |
雷达和电子反措施 通信系统 |
专题内容
应用程序设计示例
以下设计示例包含高度参数化的设计，可使用 Altera FPGA 开发板进行或硬件实现。
数据表 |
说明 |
特性 |
应用 |
|---|---|---|---|
海上雷达设计示例展示了在 Agilex™ 5 FPGA 上实现复杂的数字信号处理管道的情况。实施过程通过 DSP Builder 工具完成，可提高设计师的工作效率，并为 FPGA 提供一流的 DSP 性能。 |
X 波段载波频率：9,410 MHz 范围、脉冲宽度、带宽和脉冲重复频率在 MATLAB* 设置脚本中配置 TX/RX 波束成形，波束扫描范围为 -60° 至 60° MATLAB 主机 GUI，用于进行 FPGA 编程、参数配置和雷达图显示 利用 MATLAB 相控阵系统工具箱和雷达工具箱进行雷达信号模拟 Agilex™ 5 FPGA E 系列 065B 高级开发套件 |
雷达和电子反措施 气象雷达 远程感应和制图 |
|
此设计示例演示了合成滤波器组（称为逆信道器）的有效实施。它展示了 DSP Builder 中的可参数化实现，可以根据最终用户应用进行调整。在认知无线电应用中（需要对信号进行完美的重构），展示了滤波器组的工作原理。 |
采样率：4 GSPS 调制：QPSK / 16QAM / 64QAM 符号速率：0.125/0.25/0.5/1.0/2.0/4.0 GSPS（滚降系数：0.15/0.25/0.5） 通道数量：在运行时，可重新配置 64/128/256 用于认知无线电应用的频率处理 信号检视器 Agilex™ 7 FPGA 开发套件 |
用于认知无线电应用的频率处理 音频和图像处理 雷达 电子作战 (EW) 系统 |
|
这是宽带 SSR 过采样信道器的子集。根据输入采样率、通道数和重叠样本数，过采样通道器的实现架构可能会有很大不同。在这种架构中，FFT 通道的数量较少，重叠样本的数量少于并行路径的数量。重叠输入发生在并行路径上，因此有“空间重叠”之称。 |
高效的并行架构 复杂或实际输入 工作时钟独立于采样率 |
电子对抗 雷达 通信系统 |
|
该设计采用多相滤波器组，使用面向 DSP 开发人员的 DSP Builder 设计工具开发。来自片上信号发生器的数据被传输到包含换向器、多相滤波器、循环移位器和 FFT 模块的信道器模块。信道器的捕获输出被上传到主机并呈现给观众，同时显示一些关键的信号质量指标。 过采样信道器发生器设计包括一个片上信号发生器，可为信道发生器系统提供可编程的激励，使设计示例无需外部信号发生器和 ADC 即可运行。 |
采样率支持：24GSPS 支持 256 个通道 多相信号处理基础设施 动态频谱/频谱图视图 时域波形视图 射频性能测量 片上信号发生器 Agilex™ FPGA 开发套件 |
雷达和电子反措施 测试和测量设备 通信系统 |
|
MVDR 自适应波束形成器示例设计展示了在 FPGA 上有效实现自适应波束的形成。自适应波束形成器从所需方向实现最佳信号质量，同时抑制来自非所需方向的干扰。MVDR 基于样本矩阵反演法，其中波束形成权重是根据对环境的直接观测来计算的。 |
MVDR 算法 线性相控阵列 阵列大小 8 和 64 多波束自适应 面向 OpenCL™ 应用程序编程接口 (API) 的英特尔代码构建工具 (API) Arria® 10 FPGA 开发套件 |
雷达 声纳 电子对抗 通信系统 麦克风阵列 |
|
信道器是一种宽带接收器，可将高带宽分成各个相关频段。由于处理增益，可以在各个子通道中可靠地检测到低信噪比 (SNR) 信号。 |
可编程超级采样率快速傅立叶变换 (FFT) IP 可编程多相滤波器组 IP 针对实际输入样本优化的 FFT JESD204B 接口到 Analog Devices* 3GSPS 14 位双通道模数转换器 (ADC) AD9208 Stratix® 10 FPGA |
宽带通信系统 电缆系统 测量设备 |
|
| 雷达波形分类示例设计旨在利用卷积神经网络 (CNN) 模型识别不同目标的独特微多普勒特征。 | 微多普勒分类 实时雷达波形识别 英特尔® Distribution of OpenVINO™ toolkit Arria® 10 FPGA 开发套件板 |
自动驾驶汽车 军用监控雷达 机器人 |
|
合成孔径雷达 (SAR) 是现代雷达用于获取场景高分辨率图像的技术。即使在严格的 SWaP 限制下，Altera FPGA 也能实现这种技术。 |
全局反向投影成像 高效且可扩展的阵列架构 FPGA 上的浮点 Stratix® 10 FPGA |
合成孔径雷达 (SAR) 合成孔径声呐 (SAS) |
|
语义分割用于各种自导航机器人应用。该应用是对图像中每个像素所属的物体类型进行分类。此示例显示了从空中图像中检测和分割房屋。 |
基于 Mini U-Net 的语义分割演示 Arria 10 FPGA 开发套件 SpaceNet 数据集 英特尔 Distribution of OpenVINO toolkit |
深度学习 导航 光学监控 卫星成像 |
|
单比特数字射频存储器设计示例展示了如何将集成了高速收发器、用作宽带前端阶段的 FPGA。 |
单比特接收器/传输器 12.5 GHz 的瞬时带宽 数字化抖动处理 数字信道器 Stratix® 10 FPGA |
电子对抗 信号情报 (COMINT/ELINT) 通信系统 |
|
基于分区的安全设计示例展示了将安全密钥分配给 FPGA 中的多个加密部分区域的安全方法。 |
安全的部分重构 (PR) 同时支持一次性可编程 (OTP) 密钥和电池后备密钥 Qcrypt 安全工具 EPCQ 闪存的 PR 配置 采用 SoC 开发套件的 Arria® 10 FPGA |
数据中心/多租户 汽车 安全通信商用现货 (COTS) 板 需要多级安全性的应用 |
|
该设计示例展示了脉冲多普勒处理。在典型的雷达应用中，必须计算和识别多普勒频率。这是通过跨多个连贯雷达脉冲计算 FFT 来完成的。由于动态存储器固有的写/读模式，转角操作效率很低。该设计展示了如何缓解转角造成的吞吐量瓶颈。 |
高效转角实现 固点和浮点 脉冲多普勒 FFT 示例 |
电子对抗 雷达 |
|
该参考设计包括使用多相方法生成宽带高斯噪声信号。后续信号处理使您能够仅填充所需的频谱带，并为每个波段填充自定义的幅度。 |
宽带高斯噪声源 – 2.5 GHz 数字滤波器组 精细光谱分辨率< 2.5 MHz 动态频带和幅度控制 FPGA 中的浮点处理 Arria® 10 FPGA AD9162 – 具有 JESD204B 接口的 5GSPS 数模转换器 (DAC) |
电子对抗 雷达 通信系统 硬件加速模拟 |
|
FFT 波束成形演示同时针对空间滤波生成多个波束。这转化为更好的性能，而后者是实时系统的基本要求。 |
可编程超级采样率 FFT IP 针对线性阵列的 FFT 波束成形 针对平面阵列的 FFT 波束成形 |
雷达 放射学 射电天文学 |
|
QR 分解解算器设计示例是一个可参数化的实现，旨在解算各种矩阵大小。基于 QR 的算法具有良好的数值稳定性，可以解算矩形、超定方程组。该算法是首批复杂浮点参考设计之一，突出展示浮点 IP 在 FPGA 上的可行性和性能。 |
线性方程组解算器 可参数化且可扩展的 IP 吞吐量加速 电源效率 浮点 |
雷达和声呐 STAP 算法 自适应波束成形器 科学计算 自适应滤波 |
|
扩展卡尔曼滤波器 (EKF) 是在 Cyclone® V SoC FPGA 上实现的。它有效地利用了混合架构，其中一部分算法被卸载到 FPGA 架构，以提高整体系统性能，并卸载 Arm* 处理器。 |
Matrix 协同处理器 IP CPU 系统性能提高一倍 紧凑的 FPGA 占用空间 Cyclone® V SoC FPGA |
雷达和声呐 制导与导航 惯性导航传感器 传感器融合 电机控制 |
|
Cholesky 分解解算器设计示例是一个可参数化的实现，旨在求解各种矩阵大小。基于 Cholesky 的算法可以利用比其他算法（如 QR）更有效的方式解解算平方方程组的私有实例。 该算法是第一批复杂浮点设计示例之一，突出展示了 FPGA 上的浮点 IP 可行性和性能。 |
线性方程组解算器 可参数化且可扩展的 IP 吞吐量加速 电源效率 浮点 |
雷达和声呐 STAP 算法 自适应波束成形器 科学计算 自适应滤波 |
|
时间延迟波束成形设计示例是在 Stratix® V DSP 开发套件中实现的。真正的时间延迟是通过具有任意精细分辨率的分数延迟滤波器实现的。该设计示例涵盖了一个简单但完整的发射与接收脉冲雷达系统，该系统具有 32 个相控陈列元件。 |
宽带波束成形 任意转向角 可扩展设计 |
主动电子扫描阵列 (AESA) 雷达，声呐 相控阵列射电望远镜 电子对抗 |
|
在一般脉冲雷达中，脉冲压缩将接收信号与已知波形相关联，以提高距离分辨率和信噪比 (SNR)。此设计示例借助重叠并保存技术展示了脉冲压缩。 |
脉冲雷达距离分辨率增加 提升检测信噪比 (SNR) 基于 FFT 的快速卷积 |
电子对抗 雷达 |
视频存档
SpaceNet* 语义分割
卫星图像分割，用于对图像中每个像素所属的目标类型进行分类。本示例显示了利用英特尔® FPGA 实施的从空中图像中检测和分割房屋的过程。
基于模型的设计
DSP Builder for Intel® FPGA 是一个基于模型的工具，用于将 DSP 处理模块和 IP 合成到 FPGA 中。本视频展示了典型的 DSP 设计流程，以及基于 DSP Builder 的流程如何显著提升系统设计人员的工作效率。
雷达波形分类
国防应用中的一项常见任务是提取参数并对波形进行分类。在本视频中，我们将展示如何使用英特尔® FPGA 通过微多普勒返回信号对雷达目标进行分类。