介绍
该设计演示了循环冗余校验 （CRC） 算法，该算法使用 Agilex™ 7 FPGA F 系列开发套件的 Nios® V/g 处理器的自定义指令特性。
IP 内核
(5)
| IP 内核 | IP 内核类别 |
|---|---|
| NIOS V/g soft processor core | Embedded Processor |
| On Chip RAM | Other |
| JTAG UART | Other |
| Custom PE CRC | Other |
| In-System Sources & Probes Intel FPGA IP | Debug |
详细说明
执行 CRC 算法的处理引擎 （PE） 使用定制指令接口连接到 Nios® V/g 处理器。当前版本的 Nios® V/g 处理器定制指令接口支持最高 32 位的操作。
有关设计的详细信息，请参阅文档。
在 Quartus Prime 软件 GUI 中准备设计模板
注意：下载设计示例后，必须准备设计模板。您下载的文件为 <project>.par 文件，其中包含设计文件的压缩版本（类似于 .qar 文件）和描述项目的元数据。这些信息的组合构成了一个<项目>.par文件。您只需双击 <project>.par 文件，Quartus 就会启动该项目。