介绍
该设计在 英特尔® Arria® 10 GX FPGA开发套件上运行。Bitec FMC 子卡用于从 PC 显卡上的图形处理器单元 （GPU） 接收视频数据，并将视频数据传输到监视器。此参考设计通过 DisplayPort RX 链路接收视频数据（1080p 或 2160p 分辨率）。接收到的视频被放大或缩小转换为Avalon®流（Avalon-ST）视频流，并存储在外部存储器中。然后将缓冲后的图像与 3840 x 2160 色条背景和 OSD 图标混合，并发送到 DisplayPort 源。合并后的图像通过 DisplayPort TX 链路传输到支持 DisplayPort 的监视器。
开发套件
IP 内核
(52)
| IP 内核 | IP 内核类别 |
|---|---|
| Avalon FIFO Memory | OnChipMemory |
| Nios II Gen2 Processor | NiosII |
| Nios II Gen2 Processor Unit | NiosII |
| DisplayPort | AudioVideo |
| IRQ Mapper | QsysInterconnect |
| IRQ Clock Crosser | QsysInterconnect |
| JTAG UART | ConfigurationProgramming |
| altera_jtag_avalon_master | QsysInterconnect |
| Avalon-ST Bytes to Packets Converter | QsysInterconnect |
| Avalon-ST Channel Adapter | QsysInterconnect |
| Avalon-ST Single Clock FIFO | QsysInterconnect |
| Avalon-ST JTAG Interface | QsysInterconnect |
| Avalon-ST Packets to Bytes Converter | QsysInterconnect |
| Reset Controller | QsysInterconnect |
| Avalon-ST Timing Adapter | QsysInterconnect |
| Avalon Packets to Transaction Converter | QsysInterconnect |
| MM Interconnect | QsysInterconnect |
| Avalon-MM Slave Agent | QsysInterconnect |
| Avalon-MM Slave Translator | QsysInterconnect |
| Avalon-ST Adapter | QsysInterconnect |
| Avalon-ST Error Adapter | QsysInterconnect |
| Memory-Mapped Demultiplexer | QsysInterconnect |
| Memory-Mapped Multiplexer | QsysInterconnect |
| Avalon-MM Master Agent | QsysInterconnect |
| Avalon-MM Master Translator | QsysInterconnect |
| Avalon-ST Handshake Clock Crosser | QsysInterconnect |
| Memory-Mapped Traffic Limiter | QsysInterconnect |
| Memory-Mapped Router | QsysInterconnect |
| PIO (Parallel I/O) | Other |
| On-Chip Memory (RAM or ROM) | OnChipMemory |
| Interval Timer | Peripherals |
| System ID Peripheral | Other |
| Avalon-ST Data Format Adapter | QsysInterconnect |
| Avalon-ST Video stream cleaner | QsysInterconnect |
| Video Input Bridge | AudioVideo |
| Clipper II (4K Ready) | AudioVideo |
| Clocked Video Input II (4K Ready) | AudioVideo |
| Clocked Video Output II (4K Ready) | AudioVideo |
| Arria 10 External Memory Interfaces | ExternalMemoryInterfaces |
| EMIF Core Component for 20nm Families | ExternalMemoryInterfaces |
| Avalon-MM Pipeline Bridge | QsysInterconnect |
| Mixer II (4K Ready) | AudioVideo |
| Scaler II | AudioVideo |
| Scaler Algorithmic Core | AudioVideo |
| Frame Buffer II (4K Ready) | AudioVideo |
| Arria 10 Transceiver Native PHY | TransceiverPHY |
| Transceiver PHY Reset Controller | TransceiverPHY |
| Arria 10 FPLL | ClocksPLLsResets |
| Altera GPIO | Other |
| Altera GPIO Core | Other |
| Altera IOPLL | ClocksPLLsResets |
| Altera Arria 10 XCVR Reset Sequencer | Other |
详细说明
在 Quartus Prime 软件 GUI（14.1 及更高版本）中准备设计模板
注意：下载设计示例后，必须准备设计模板。您下载的文件为 <project>.par 文件，其中包含设计文件的压缩版本（类似于 .qar 文件）和描述项目的元数据。这些信息的组合构成了一个<项目>.par文件。在版本 16.0 或更高版本中，您只需双击 <project>.par 文件，Quartus 就会启动该项目。
显示项目模板的第二种方法是通过新建项目向导（文件 -> 新建项目向导）。在第一个面板上输入项目名称和文件夹后，第二个面板将要求您指定空项目或项目模板。选择项目模板。您将看到您之前已加载的设计模板项目列表以及包含各种开发套件的引脚分配和设置的各种“基准引脚分配设计”。如果在列表中没有看到您的设计模板，请单击下面圈出的 安装设计模板 的链接：
浏览至您下载的 <project>.par 文件，单击 Next（下一步），然后单击 Finish，您的设计模板将安装并显示在 Quartus 的 Project Navigator 窗格中。
注意：将设计作为设计模板存储在设计商店中时，之前已针对所述版本的 Quartus 软件进行了回归测试。回归可确保设计模板通过 Quartus 设计流程中的分析/合成/适配/装配步骤。
在 Quartus Prime 软件命令行中准备设计模板
在命令行中，键入以下命令：
quartus_sh --platform_install -package <project directory>/<project>.par
该过程完成后，键入：
quartus_sh --platform -name <project>
注意：
* ACDS 版本：16.1.0 标准