Agilex™ 7 FPGA I 系列开发套件中的时钟视频 Genlock （CVG） 演示

下载

Agilex™ 7 M-Series FPGA and SoC FPGA Support Agilex™ 7 F-Series FPGA and SoC FPGA Support Agilex™ 7 I-Series FPGA and SoC FPGA Support Agilex™ 7 FPGAs and SoC FPGAs Support

794825
2023-12-07
Public

说明

本视频展示了视频连接 IP 以及其他 Altera® FPGA 视频和视觉处理套件 IP 内核的利用情况。它解释了使用 SDI 和时钟视频FPGA IP 核来创建个性化 Genlock 设计的过程。